Active-HDL — Ogólne Informacje
Pakiet Active-HDL dostarcza inżynierom i zespołom projektantów narzędzia do projektowania i weryfikacji cyfrowych układów scalonych w ramach jednego w pełni zintegrowanego środowiska. Nasz produkt jest uniwersalny i niezależny od technologii któregokolwiek z producentów cyfrowych układów (Xilinx, Altera, Lattice, QuickLogic, Actel, Atmel, etc.). Dzięki temu, projekty mogą z łatwością zostać przeniesione na inną rodzinę układów. Tworząc Active-HDLa braliśmy pod uwagę opinie i sugestie naszych klientów, w celu zapewnienia jak najwyższej wydajności i łatwości użytkowania.
Active-HDL wspiera proces projektowania najbardziej złożonych układów FPGA i ASIC poprzez:
Active-HDL dostarcza inżynierom unikalne i bardzo wydajne narzędzia do tworzenia projektów, zarówno graficzne jak i tekstowe. Edytory graficzne przyśpieszają opisywanie zarówno struktury projektu i jego zachowania. Liczne kreatory ułatwiają rozpoczęcie pracy z gotowymi do użycia szablonami: schematów blokowych, maszyn stanowych lub kodu źródłowego. Dodatkowo Active-HDL zawiera narzędzie umożliwiające konwersję kodu zapisanego w formie tekstowej do postaci graficznej. Kod ten może być później przeglądany i edytowany za pomocą graficznych narzędzi Design Entry.
więcej >>
Szybki symulator o wspólnym jądrze pozwala na symulację wszystkich języków. Technologia zastosowana przez Aldec-a pozwala na symulację projektów zawierających fragmenty kodu VHDL, Verilog oraz SystemC.
Elastyczna architektura oraz standardowe interfejsy umożliwiają integracje z innymi narzędziami EDA oraz tworzenie własnych rozszerzeń. więcej >>
Active-HDL posiada bogaty zestaw narzędzi do debugowania i wizualizacji wyników symulacji. Zaznajomienie się ze strukturą projektu jest ułatwione poprzez narzędzia wyświetlające związki pomiędzy różnymi sygnałami. Wraz z połączeniami, sygnały i wartości mogą być obserwowane za pomocą różnych narzędzi takich jak: Waveform Editor, Watch Window, Memory View oraz Call Stack. Dokładne sterowanie procesem symulacji możliwe jest dzięki śledzeniu wykonania kodu i breakpointom. więcej >>
Dzisiejsze systemy elektroniczne stają się coraz bardziej złożone. By sprostać zwiększającym się wymaganiom, Active-HDL umożliwia kosymulację z programami takimi jak Matlab i Simulink firmy MathWorks. Dzięki temu inżynierowie mają możliwość przekształcenia matematycznych modeli do postaci kodu HDL i ich implementację. Inżynierowie korzystający z narzędzi Handel-C firmy Celoxica, mogą użyć Active-HDL'a by połączyć modele sporządzone w Handel-C, z blokami zapisanymi w postaci HDL i SystemC. więcej >>
W celu przyśpieszenia weryfikacji funkcjonalnej projektów, program umożliwia automatyczną generację testbenchy. Testbenche dla jakiejkolwiek jednostki mogą zostać wygenerowane na podstawie wykresów utworzonych za pomocą edytora przebiegów czasowych (Waveform Editor) lub wygenerowanych w trakcie symulacji. Dla maszyn stanowych kompletny zestaw testbenchy może być wygenerowany automatycznie, zestaw taki pokrywa wszystkie zdefiniowane na diagramie przejścia.
więcej >>
Active-HDL umożliwia zaawansowane zarządzanie wszystkimi informacjami związanymi z projektem zgromadzonymi w ramach Workspace. Ułatwia zarządzanie procesami kompilacji i symulacji oraz plikami tworzonymi w poszczególnych etapach projektu. W celu zwiększenia wydajności pracy zespołów projektantów i zapewnienia odpowiedniej kontroli wprowadzonych przez nich zmian, pakiet Active-HDL został wyposażony w interfejsy do systemów kontroli wersji (Source Revision Control).
więcej >>
Active-HDL został zaprojektowany dla inżynierów pracujących z układami FPGA różnych producentów. Nasze środowisko posiada interfejsy do wszystkich dostępnych na rynku narzędzi syntezy i implementacji. Z łatwością za pomocą Design Flow Managera użytkownik może bezpośrednio w Active-HDL-u uruchomić dowolne narzędzie syntezy i implementacji. Narzędzia te mogą zostać uruchomione zarówno w trybie interaktywnym (GUI), jak i trybie wsadowym (Batch mode). Active-HDL zawiera przekompilowane i gotowe do użycia biblioteki symulacyjne (VHDL i Verilog) udostępniane przez wszystkich producentów układów programowalnych. Dodatkowo pakiet zawiera bogaty zestaw bibliotek schematowych dla układów Xilinxa. więcej >>
Active-HDL pozwala na eksport wszystkich plików związanych z projektem i sporządzenie dokumentu w formie graficznej lub pliku HTML, PDF. Bez najmniejszych problemów można wydrukować pojedyncze dokumenty jak i dokumentację dotyczącą całego projektu. Konwersja dokumentacji z formy tekstowej do formy graficznej w znaczący sposób zwiększa jej czytelność i przejrzystość. więcej >>
Active-HDL oferuje możliwość automatycznego importu projektów schematowych z oprogramowania Xilinx Foundation, View Logic oraz Active-CAD. Pliki w formacie EDIF mogą zostać skompilowane i symulowane bez jakiejkolwiek konwersji. więcej >>
|
góra 
